### (19) 世界知的所有権機関 国際事務局



# I TITATA ENKANDA DI BUSHA KIBIN ELIKA ESDA BUN TA UK ELIKA ELIKA BUNES KINA ELEKA KIBI BULUA KEDI KIBI KIBI KED

(43) 国際公開日 2005 年6 月16 日 (16.06.2005)

**PCT** 

## (10) 国際公開番号 WO 2005/055301 A1

(51) 国際特許分類7:

H01L 21/304, 21/308, 21/304

(21) 国際出願番号:

PCT/JP2004/016001

(22) 国際出願日:

2004年10月28日(28.10.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2003-401657 2003 年12 月1 日 (01.12.2003) J


(71) 出願人 (米国を除く全ての指定国について): 三菱 住友シリコン株式会社 (SUMITOMO MITSUBISHI SILICON CORPORATION) [JP/JP]; 〒1058634 東京都 港区芝浦1丁目2番1号 Tokyo (JP).

- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 古屋田栄 (KOY-ATA, Sakae) [JP/JP]; 〒1058634 東京都港区芝浦 1 丁目 2 番 1 号三菱住友シリコン株式会社内 Tokyo (JP). 高石 和成 (TAKAISHI, Kazushige) [JP/JP]; 〒1058634 東京都港区芝浦 1 丁目 2 番 1 号三菱住友シリコン株式会社内 Tokyo (JP).
- (74) 代理人: 須田 正義 (SUDA, Masayoshi); 〒1700013 東京都豊島区東池袋1丁目11番1号日本生命東池袋 ビル Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI,

/続葉有/

(54) Title: SILICON WAFER PRODUCING METHOD

#### (54) 発明の名称: シリコンウェーハの製造方法



A... SINGLE-CRYSTAL INGOT

11... SLICING

12... CHAMFERING

13... LAPPING

14a... ACID ETCHING

14b... ALKALI ETCHING

16... BOTH-SIDE SIMULTANEOUS POLISHING

B... SINGLE-SIDE MIRROR POLISHING

(57) Abstract: A silicon wafer producing method includes an etching step (14) at which an acid etching solution and an alkaline etching solution are placed in etching baths and a silicon wafer having a process transformation layer and passed through a lapping step is dipped in order in the acid etching solution and the alkaline etching solution to remove the process transformation layer and a both-side simultaneous polishing step (16) at which after the etching step the both sides of the wafer are simultaneously polished. The method is characterized in that as the alkali etching solution at the etching step a 40 to 60 wt% sodium hydrate aqueous solution is used, the depth A of the top surface material removed of the wafer at the both-side simultaneous polishing step is 5 to 10  $\mu$  m, the depth B of the bottom surface material removed is 2 to 6  $\mu$  m, and the difference (A-B) between the depth A and B is 3 to 4  $\mu$  m. The producing method provides a single-side mirror-polished silicon wafer such that the both sides of the wafer have a high-precision planarity and a low surface roughness and can be visually distinguished from each other, and the planarity of the wafer held by, e.g., a stepper chuck is excellent.

#### 

NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF,

BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

#### 添付公開書類:

#### 一 国際調査報告書

2文字コード及び他の略語については、 定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。